先进的封装和三维异构集成
通过亚微米成像和分析提高生产率
对于当今的半导体器件,单靠晶体管缩放已不足以提高性能并实现系统小型化。半导体封装的创新,例如使用硅通孔(TSV)的新型2.5D/3D设计和使用混合键合的小芯片,可实现系统级封装(SIP)和异构集成。这些先进技术的表征和失效分析对于高产可靠产品的整体开发和交付至关重要。
新封装架构引入了深埋在多层之下的新型缺陷,为整个失效分析工作流带来了挑战——无论是电气表征、物理分析还是根本原因的确定。传统的用于对深埋特征进行高分辨率封装分析的工作流缺乏理解问题所需的速度、分辨率和三维信息组合。
异构集成封装的三维无损断层扫描
异构集成封装的三维分析
三维X射线显微镜重构突出显示了连接多个芯片的互连桥。
75 µm C4凸块和30 µm微凸块清晰可见。
使用蔡司Xradia Versa X射线显微镜成像
微凸块的虚拟截面
微凸块的虚拟截面
来自同一分析的虚拟截面,突出显示了30 µm微凸块,以0.8 µm/体素的分辨率成像。
使用蔡司Xradia Versa X射线显微镜成像
C4凸块的虚拟截面
C4凸块的虚拟截面
来自同一分析的虚拟截面,突出显示了75 μm C4凸块,以0.8 µm/体素的分辨率成像。
使用蔡司Xradia Versa X射线显微镜成像
智能手机主板的纳米级三维X射线成像
智能手机主控板的三维X射线图
完整主板的X射线图
智能手机主控制板层叠封装(POP)的大观察视野三维X射线扫描图,以10 µm/体素的分辨率成像。
使用蔡司Xradia Context microCT成像
智能手机主控板中的焊球
焊球的虚拟截面
来自同一分析的虚拟截面,显示了将仿生芯片连接到主基材的焊球,以10 µm/体素的分辨率成像。
使用蔡司Xradia Context microCT成像
智能手机主控板中的焊料凸块
焊料凸块的虚拟切片
同一样品中不同层的虚拟截面,显示了将3D NAND闪存芯片连接到主基材的焊料凸块,以10 µm/体素的分辨率成像。
使用蔡司Xradia Context microCT成像
三维封装互连
快速分析深埋的三维封装互连
Crossbeam laser FIB-SEM可快速提供三维集成电路(IC)封装中直径为25 μm的铜柱微凸块及埋入860 µm深的BEOL结构的高质量截面,获得结果的总时间不到1小时。左:使用激光烧蚀和FIB抛光制备的三维集成电路。右:微凸块的背散射电子图像。
2.5D封装互连的大观察视野
2.5D封装互连的高分辨率超大观察视野成像
GeminiSEM FE-SEM具备无失真、大观察视野成像功能,能够对封装和BEOL结构进行高效分析,从而提高其生产率。
插入图:2.5D封装截面的特写图,显示了20 µm微凸块中的晶粒结构和焊料裂纹。
焊料凸块中的金属间层
焊料凸块金属间层分析
倒装芯片焊料凸块的截面显示了材料成分衬度、晶粒结构的沟道对比和附着力。
插入图:UBM RDL界面处失效。
使用GeminiSEM FE-SEM成像